台积电新核心竞争力成型,三星和格芯正在奋起直追!

admin发布

来源:微信公众号 半导体行业观察(ID:icbank)

我们平时谈及台积电,第一印象就是他们遥遥领先的工艺制程技术。尤其是进入最近两年,因为竞争对手的不给力,台积电似乎已经坐稳了全球最先进晶圆代工厂的位置。据EEtimes的报道显示,台积电已经开始量产7纳米制程,且预期今年将有50个以上的设计案投片(tap out),包括CPU、GPU、AI加速器芯片、加密货币采矿ASIC、网络芯片、游戏机芯片、5G芯片以及车用IC。

相反地,台积电的竞争对手三星在上个月7号才完成7nm工艺开发完成;而另一个竞争对手Intel则在日前的电话会议中披露,其10nm工艺再次延期。也就是说这个最初规划在2015年交付的工艺,要到2019年才能面世。

从牌面上看,台积电走在了工艺的最前面。先进的技术也带动了他们在营收上的水涨船高。2017财年,台积电全年营收达到历史新高的330亿美元。在拓璞产业研究院的晶圆代工厂排名中,台积电以55.9%的市场份额遥遥领先排名第二的格芯,后者的市场份额只有9.4%。

拓璞产业研究院的最新数据进一步指出,在现在占全球先进代工(包含28纳米一下)份额高达四成的28nm方面,台积电2017年的市场份额接近70%。,作为对比,排名第二的三星只有10%,国内最先进的晶圆厂中芯国际的份额甚至只有3%。也就是说,无论从哪个维度看,台积电都是当之无愧的晶圆代工巨头。

台积电新核心竞争力成型,三星和格芯正在奋起直追!
2017年全球28nm制程产值占比

毫无疑问,先进工艺技术的投入,是台积电领先的基础。无论当年的铜工艺自研,还是后来对FinFET的投入,都体现了台积电在工艺方面的敏锐嗅觉和前瞻性。但在作者看来,在封装工艺的投入,则会是台积电掌控未来的一个重要筹码。

尝到封装甜头的台积电

在苹果iPhone 7发布之后,大众才对台积电的封装技术布局有了更多的了解。这主要因为苹果这一代旗舰所搭载的A10处理器采用了台积电的inFO(Integrated Fan-Out)封装工艺,才使得芯片有了质的变化。

InFO的中文全称为“整合型扇型封装”,其优势在于可省去载板,因而成本可较传统的PoP封装至少降低约2~3成以上,大幅节省芯片封装的成本,并可应用于手机AP或其他RF、电源管理IC等大宗应用市场。

台积电新核心竞争力成型,三星和格芯正在奋起直追!
台积电InFO技术

在过往,手机的处理器供应商通常是使用既便宜又可靠的PoP封装工艺,但是到了0.5mm到0.4mm这个厚道,这个封装技术就难以为继了。而据据 TechInsights的拆解发现 ,采用了inFO封装技术的A10 封装厚度仅为 0.33mm 到 0.23 mm,这就让台积电稳固了苹果处理器的订单。

其实在A8处理器以前,苹果处理器的订单基本上都是三星的自留地。但台积电从A9与三星平分订单,到A10、A11垄断苹果A系列处理器订单,封装技术是其一个最大的竞争优势。很多分析师也确定,台积电正是凭借InFO技术,击败三星,拿下全部A10订单。而这一切都归功于台积电创始仁张忠谋在七年前的一个决定。

据台湾天下杂志在上个月的一个报道中指出,当张忠谋在2011年的法说会上向外界宣布将要进军封装领域的时候,市场一片哗然。因为自台积电创造性的开拓出了晶圆代工的这个模式之后,半导体制造产业链的设计、制造和封测这三个环节基本都是井水不犯河水的。当Fabless设计好芯片之后,就交付给Fab生产。在Fab生产好之后,则交付下游的OSAT封测。在台积电宣布进入封测产业的前二十多年,半导体产业的总体运转就是按照这个模式。为此在台积电提出了这个规划之后,大家感到惊讶也不足为奇。

天下杂志还表示,在张忠谋宣布了这个消息后,一位出身台积、担任封装厂主管的前辈,曾当面告诉台积电封装技术的负责人——“你们台积电根本不可能成功”。他当时给出的理由是:一方面台积电的成本很难与OSAT竞争;另一方面当时三星、英特尔在扇出型晶圆级封装上面的专利也都领先于台积电。但最后的结果如大家所见,相对落后的台积电却获得了成功。据媒体报道,靠着这个封装技术,台积电再次全部拿下苹果A12的订单。至于台积电收割其他智能手机先进处理器红利的故事,就按下不表。

其实台积电的封装计划,并不止InFO,应有于HPC的CoWOS (Chip on Wafer on Substrate)则是台积电的另一个“赌注”。

台积电新核心竞争力成型,三星和格芯正在奋起直追!
台积电CoWOS架构

CoWOS的工艺是先将半导体芯片透过Chip on Wafer(CoW)的封装制程连接至硅晶圆,再把此CoW芯片与基板连结,整合而成CoW-on- Substrate。这种工艺能够提供优化的系统效能(提升3到6倍)、更小的产品外观尺寸,并且明显改善芯片之间的传输带宽。这个耗费了台积电研发人员很多精力和成本的封装工艺终于从2016年开始收获曙光。

据天下杂志报道,英菲大在当年出该公司第一款采用CoWoS封装的绘图芯片GP100,为最近一波人工智能热潮拉开序幕。包括,翌年AlphaGo打败世界棋王柯洁背后的Google人工智能芯片TPU 2.0,这些举世最高性能、造价最高的人工智能芯片,都是CoWoS封装、台积制造。台积电封装负责人余振华甚至表示:“没有效能提升3到6倍”。

这和台积电最初规划的最新、最高级的芯片需求不谋而合。

经过几年大规模投入的台积电,终于在封装上尝到了甜头。根据台积电2017年的财报披露,其先进封装当年的营收占了公司当年总收入的7%。也就是说台积电单靠封装,在2017年收入了23.1亿美元。作为对比,封测大厂Amkor在当年的营收仅有11.35亿美元,可以看到台积电这个业务带来的重要贡献。更关键的是,正式依赖于这些封装技术,台积电拉开了和三星和Intel等竞争对手的差距,再一次领先所有竞争对手,走向了正确道理。这无不体现出了张忠谋领导下台积电的“睿智”。

推新封装技术巩固地位

余振华在接受天下杂志采访的时候谈到,台积电还有很多封装的秘密武器。日前,台积电在圣克拉拉举办的第24届年度技术研讨会上正式公布了他们一项革命性的封装技术WoW(Wafer-on-Wafer,堆叠晶圆)技术,按照他们的说法,这将为显卡带来革命性的变化,能把英伟达和AMD的GPU性能提高一倍。

台积电新核心竞争力成型,三星和格芯正在奋起直追!
Wafer on wafer工艺

据介绍,该技术通过使用形成硅通孔(TSV)连接的10微米孔彼此接触,允许更多的内核被塞入一个封装中,那就意味着每个芯片可以非常快速并且以最小的延迟相互通信。尤其令人感兴趣的是,制造商可以使用WoW的方式将两个GPU放在一张卡上,并将其作为产品更新发布,从而创建基本上两个GPU,而不会将其显示为操作系统的多GPU设置。

台积电的合作伙伴Cadence则解释说,Wafer-on-Wafer (WoW,堆叠晶圆)设计可以放置在中介层上,将一个连接路由到另一个连接,创建一个双晶立方体。甚至可以使用WoW方法垂直堆叠两个以上的晶圆。按照他们的说法,这将提升GPU一倍的性能。

在过去两年,因为AI云端训练的火热,GPU的销售量大增,带动两大供应商英伟达和AMD业绩的快速增长。人工智能的持续火热,势必会给他们带来更大的机会。台积电在这里的投入,势必会将他们带上一个新的高峰。

不过台积电他们也表示,WoW现在最大的问题是晶圆产量。当它们被粘合在一起时,如果只有一个晶圆坏了,那么即使两个晶圆都没有问题,它们也必须被丢弃。这意味着该工艺需要在具有高成品率的生产节点上使用,例如台积电的16纳米工艺,以降低成本。不过,该公司的目标是在未来的7nm和5nm制造工艺节点上使用WoW技术。

除了这个工艺以外,台积电的封装技术还有其他的选项。

EETIMES最近的报道中指出,从明年初开始,台积电将会全面升级现有的封装技术。例如CoWoS技术将提供具备倍缩光罩(reticle)两倍尺寸的硅中介层选项,以因应该领域的需求;而InFO技术则会有四种衍生技术,其中内存基板应用的InFO-MS,将在1x倍缩光罩的基板上封装SoC与HBM,具备2×2微米的重分布层(redistribution layer),将在9月通过验证。

InFO-oS则拥有与DRAM更匹配的背向RDL间距,而且已经准备就绪;一种名为MUST的多堆栈选项,将1~2颗芯片放在另一颗比较大的芯片顶部,然后以位于堆栈底部的硅中介层来连结。最后还有一种InFO-AIP就是封装天线(antenna-in-package)技术,号称外观尺寸可缩小10%,天线增益则提高40%,锁定5G基频芯片的前端模块应用等设计。

最后台积电还大略描述了一种被称为“整合芯片系统”(system-on-integrated-chips,SoICs)的技术,采用10纳米以下的互连来连结两颗裸晶,但技术细节还要到明年才会透露;该技术锁定的应用从行动通讯到高性能运算,而且能链接采用不同制程节点生产的裸晶,看来是某种形式的系统级封装(SiP)。

一位分析师在台积电技术研讨会表示:“日月光(ASE)一直是封装技术领域的领导者,但现在我得说台积电才是。”台积电的动机很明显,随着CMOS制程微缩的优势渐退,封装技术能有助于性能表现,一部份是透过更快的内存存取。

上海图正科技副总裁,封装技术资深专家谢建友告诉半导体行业观察(ID:ICBANK)记者,台积电这种做法是摩尔定律失效的一种应对之法。按照他的说法,摩尔定律现在晶圆级级别失效了,要想继续延续18个月单位面积内晶体管数据增加一倍这样的进化速度,就需要应用到SiP(System in Package),而台积电现在所有的技术,就是瞄准这个趋势插入的。

“台积电的做法就是把诸如CMOS、砷化镓、SOI和MEMS之类的不同材质和工艺的混合起来封装,这是未来的趋势,也是他们封装的核心竞争力所在”。谢建友强调。

后来者的追赶

见识到台积电在封装的优越表现,三星和格芯也都按捺不住了,纷纷加强在这方面的新方案和产品,谋求提升在和台积电竞争时的竞争力。首先是全球第二大的晶圆代工企业格芯。

去年八月,全球第二大晶圆代工长格芯宣布采用高效能 14 纳米 FinFET 制程技术的 FX-14 特定应用积体电路(ASIC)整合设计系统,已通过 2.5D 封装技术解决方案的硅功能验证。

据格罗方德表示,此 2.5D ASIC 解决方案包含一个缝合载板中介层,用以克服微影技术的限制,以及一个和 Rambus 研发的多通道 HBM2 PHY,每秒可处理 2Tbps。本解决方案以 14 纳米 FinFET 技术展示,将整合至格罗方德新一代 7 纳米 FinFET 制程技术的 FX-7 ASIC 设计系统。

格罗方德的产品开发副总 Kevin O’Buckley 表示,随着近年来互连与封装技术出现大幅进展,晶圆制程与封装技术间的界线已趋模糊。将 2.5D 封装技术整合至 ASIC 设计中,能带来突破性的效能提升,这也再次展现格罗方德的技术能力。这项进展让我们能从产品设计开始一路到制造与测试,以一站式、端对端的形式支持客户。

这也让格芯成为继台积电以后,成为全球唯二拥有这类技术的厂商,将进一步增加市场的竞争优势。

另一份晶圆代工急进者三星也在快马加鞭。

今年三月份,韩媒曾报道,三星电子新任共同执行长金奇南上任后,秘密指示内部启动「金奇南计划」,开发全新的「扇出型晶圆级封装」(Fo-WLP)制程。最新消息指出,三星将位于天安的面板厂改为半导体封装厂,并砸巨资购买设备,年底可初步到位,希望2019年从台积电手中夺回苹果下一世代处理器订单。

根据南韩《Investor》转载《ETNews》报导,三星已将Samsung Display位于天安(Cheonan)的液晶面板厂,改建成半导体先进封装厂,里头将设置高频宽记忆体(HBM)和晶圆级封装相关技术的生产线,预计今年底产能就可到位,三星将视实际需求扩产,主要目标当然就是锁定台积电手中的苹果肥单。

三星近年来积极抢攻晶圆代工市场大饼,与台积电争夺苹果、高通等大客户的消息时有所闻。由于台积电是全球第1家将应用处理器整合扇出型晶圆级封装商业化的半导体厂,在「金奇南计划」启动后,三星也从英特尔挖来董事Oh Kyung-seok监制先进封装制程,希望赶在2019年前量产,业界预期2020年恐上演激烈的抢单戏码。

很明显,晶圆代工厂的竞争,又开辟了一个新战场。

文/半导体行业观察 李寿鹏