大咖直播|DFT系列分享2—Scan到底扫个啥?
DFT(Design for Test)顾名思义是为了测试而存在的设计,由于芯片规模越来越大,复杂度越来越高,芯片可测试性越来越低,如果通过功能激励去测试芯片,由于功能复杂度,测试时间非常夸张,测试成本呈指数上升,这时候需要专门针对测试进行设计,这就是DFT。
DFT技术中最最最火,甚至很多人认为DFT技术就等价于的Scan扫描技术,那么它到底是什么、为什么、有什么呢?炖粉条系列第二弹,我们以问题为导向,为您深入解析Scan扫描技术,跟我们一起活泼又严肃的来讨论学习Scan/ATPG技术吧。

【讲师介绍】
曾吃不胖,带着美好愿景的名字,真名曾坤,毕业于IC人才的摇篮之一:西安电子科技大学,拥有近7年DFT设计经验,在DFT及相关领域内拥有非常丰富的专业技术。目前就职于摩尔精英的设计服务部门,负责DFT与测试相关业务,曾服务于多家企事业公司,项目工艺经验覆盖130-10nm,掌握DFT技术包含Scan/ATPG、MBIST、边界扫描设计、存储器内建自修复、IP测试等等,掌握多种测试控制协议,并拥有丰富的芯片ATE调试经验。活泼与严肃相映成辉,主动思索探求问题根源,乐于分享与探讨,目前除服务客户外着手于DFT设计与测试服务的垂直发展与自动化效率方面工作。
【直播时间】
3月22日 19:00
【直播大纲】
- 什么是生产结构测试?
- 有哪些Physical Defect?
- Scan扫描电路设计:
- Defect建模
- 扫描结构scan cell
- DC/AC Scan
- 更多的问题:
- 管脚不够用怎么办?
- Scan 功耗高怎么办?
- IP多怎么办?
- 设计太大怎么办?
- 其他DFT结构该怎么测试?
- 总结
- Q&A
【直播亮点】
趣味、Defect、scan、ATPG、Compression/decompression、Hierarchy Test、LPCT
【直播微信群】
本次课程还开设了直播微信群,加入直播微信群你可以:
- 面对面和讲师互动;
- 领取直播讲义资料;
- 领取【价值660元】可测试性设计理论和实践课程(限量300份)
?扫描下方海报二维码报名加入微信群?
