面板扇出型封装的大挑战 | 半导体行业观察

admin发布

来源:内容来自微信公众号半导体行业观察(ID:icbank),由瞿炼均翻译自semiengineering,原作者 MARK LAPEDUS,谢谢。

一些封装厂正在渐渐推动面板级扇出封装(panel-level fan-out packaging)的量产,一种下一代可以降低目前扇出封装成本的技术。

实际上,日月光(ASE),纳沛斯(Nepes),三星和其它一些厂家已经为面板级扇出生产线投入了设备,为2018年的量产做准备。但是在幕后,根据多方面的信息来源,面板级扇出封装厂继续在评估设备供应商基本面,其中一部分是在光刻(lithography)。和晶圆厂的芯片一样,光刻是一种IC封装中起重要作用的技术。

除了供应商基本面,有消息称封装厂也在努力着眼于三种主要的光刻工具的种类,面板级扇出准分子激光蚀刻(panel-level fan-out-excimer laser ablation),激光直接成像(laser direct imaging)和步进重复投影曝光机(steppers)。

封装厂正在积极布局光刻的未来,原因是——面板级扇出封装为行业带来了新的以及重大的挑战,这可能需要一些新的突破和途径来制造良好收益且具有成本效益的扇出封装。

如今的扇出封装一般是将芯片封装在200或300毫米的圆形晶圆内。研发已有些时日,面板级扇出封装是将芯片封装在一片大的方形面板上,这种想法是为了将更多的芯片置于面板上以达到降低扇出封装成本的目的。

面板扇出型封装的大挑战 | 半导体行业观察
图1: 300mm 晶圆和面板上芯片数量的对比. 来源: STATS ChipPAC, Rudolph

但是,面板级扇出封装的技术非常难于掌握,而且在这个领域目前没有相关标准。供应商们正在致力于不同尺寸的面板,然而,在市场达到足够需求之前这还需假以时日。“在2018年或2019年年底之前,应该不会有实际的出货量,”TechSearch International的总裁Vardaman如是说。

“投资回报同样也是阴晴不定,一来,这需要动辄上亿美金来建立一条新的面板级封装线,”星科金鹏(STATS ChipPAC)的产品和技术市场总监Vinayak Pandey最近的一场演讲中如是说。

“第二个重点是,要从客户角度来发现诱人的切入点。许多客户仍然还在倒装芯片(flip-chip)的天地里乐此不疲,除了一个之外,” 关于一种叫做倒装芯片的有竞争力的互联方案,Pandey说, “当我们说到10纳米设计,倒装芯片可以满足要求,你也可以使用扇出,但是倒装芯片也是可以满足要求的。所以我们希望在7纳米或者7纳米以下时,那些应用(面板)就能够为客户创造价值。”

很明显,搞面板级封装会有诸多的动力。为了帮助客户弯道超车,Semiconductor Engineering正在关注面板级扇出市场和该领域内各种各样的光刻选项,比如注入蚀刻(ablation),直接成像(direct imaging)和步进(steppers).

为什么是面板?

扇出封装可谓是炙手可热。总体而言,根据Yole Développement,整体的扇出封装市场预计会从2014年的2.44亿美金成长到2021年的250亿美金.“然而,就2017年的营收而言,面板级扇出几乎是零,我们预计会在2022年达到整体扇出生产的大约15%,也就是2.53亿美金,”Yole的分析师Jérôme Azémar说。

苹果,高通,恩智浦(NXP)和其他厂家正在开发使用目前的晶圆级扇出封装(wafer-level fan-out packages)。在智能手机的天下,已毋庸置疑的是封装体叠层(PoP, package on package)技术,该技术早已使用在处理器上(application processor),一般是基于倒装芯片的技术,PoP价廉物美,但是已经不能满足输入/输出(I/Os)数量和产品厚度的要求,所以苹果最新的手机已从PoP转到台积电的集成扇出(InFO, integrated fan-out)技术,实现了更小的产品尺寸,更多的输入/输出。

除了台积电,其它封装厂也开发了基于各种各样技术的扇出产品,比如先上芯(chip-first)和后上芯(chip-last)。

面板扇出型封装的大挑战 | 半导体行业观察
图2: 先上芯(chip-first)和后上芯(chip-last) 来源: TechSearch International

目前的晶圆级扇出封装流程中,单个的芯片被嵌入到200或300毫米晶圆上的环氧材料,芯片被加工和切割,形成一个或多个芯片扇出的产品。

在扇出中,连接件(interconnects)是被扇出的,能够实现更多的输入/输出。而且它并不需要内插联通器(interposer),使得其相对于具有穿硅通道(TSVs,through-silicon vias)的2.5D/3D元器件更为廉价。

但是扇出也有一些成本问题。“晶圆级扇出封装显出了和TSV相比非常低的价格,但是它仍然是许多产品的成本禁区,特别是具有多个芯片,尺寸大于20毫米的产品,”据TEL NEX先进技术总监Jon Hander和战略商业开发总监Cristina Chu所说。TEL NEX是一家电化学沉积(ECD,electrochemical deposition)的工具供应商。

所以扇出对许多客户来说并不适用,相反地,他们会继续使用更传统和廉价的封装形式,比如扇入,倒装芯片和键合(wire bond)。“从目前我们基于客户所看到的来说,晶圆级扇出已经出现在他们的开发路线图上,然而,对任何生意而言,这需要对现有的封装方案有足够的竞争力和技术优势。目前,仍然有一大批元器件被充分利用到键合和倒装芯片上。终端应用和他们的成功案例,对晶圆级扇出的驱动能有多快,会证明分析师们对未来几年成长的预测是否正确,”友尼森(Unisem)北美地区副总裁Gil Chiu说。

面板级封装的要义在于,通过增加基板的尺寸,供应商可以加工更多的芯片来降低成本。据来自星科金鹏(STASs ChipPAC)和Rudolph Technologies的一篇论文所说,一块500×500毫米的面板,举例来说,可以加工4.54倍于300毫米晶圆的芯片数量。

“510×515毫米的面板可以在面板区域内实现远高于三倍的芯片数量而增加的成本却小于50%,”根据TEL NEXX的Hander and Chu所说,“从300毫米晶圆转到510×515毫米面板所带来的成本降低是相当可观的,但是要满足现在和未来的高良率(yielding)技术需求,还必须要经受进一步考验。”

的确,面板级扇出和目前的晶圆级扇出都面临许多相同的挑战。“就晶圆操作而言,使用扇出晶圆级封装重组的晶圆会出现明显的翘曲问题(warpage),且在光刻时维持外观尺寸变得具有挑战性,”泛林(Lam Research)的工艺工程师Justin Oberst说。

面板级加工会直接导致更大的尺寸,所以翘曲和均匀性问题更是让人头疼,另外也没有什么标准。目前,有超过6家公司在致力于不同尺寸的面板级封装。

先不管那些挑战和缺乏的标准,日月光,纳沛斯,三星和一些研究机构正在备战他们明后年投产的面板级扇出生产线。

其他家也依然在评估他们的技术,虽然另外一些厂家并不热衷。例如,台积电已经成功开发了晶圆级扇出,并且坚信不需要面板。

接下来,英特尔正在开发一种基于510×515毫米样式的面板级封装技术,英特尔目前还没有涉足扇出市场。

“虽然面板正在产生,但并不是你说的集成微距产品(integrated fine-pitch packaging),”Suss Microtec的总裁Markus Arendt说,“而且,我们并未看到许多封测厂(OSATs)在致力于此,封测厂的问题是他们封装的一部分产品出货量是如此之少,一个客户一年全部的出货量,可能用一片面板加工就够了。

Arendt补充道,进入面板级封装的公司已经具备了面板经验,英特尔和三星都具备面板经验。

无论如何,面板级封装需要一套不同的设备。“这不单单是工艺设备。”日月光的高级工程总监John Hunt在最近的一次面谈中说到,“你不得不投入整套的配合面板工艺的基础设施。”

光刻的选择——步进重复投影曝光机

封装有很多工艺流程。光刻,可能是最关键的工艺,用来在产品中制作各种各样的结构,比如凸点(bump),铜柱(copper pillar),重分布层(RDL)和穿硅通道(TSVs)。

重分布层是产品中最重要的结构。重分布层是连接一个产品和另一个产品电信号的铜连接器(interconnection)或金属布线。

面板扇出型封装的大挑战 | 半导体行业观察
图3: 重分布层 来源: 泛林

重分布层是依据线和间距来测量的,这涉及到金属布线的宽度以及布线和布线之间的间距。

有几种方法来制作重分布层,晶种层(seed layer)被堆积或溅射到表面上,使用抗蚀剂(resist),然后使用光刻系统来进行曝光,再使用电化学沉积(ECD)把铜堆积上去。

面板扇出型封装的大挑战 | 半导体行业观察
图4: 一种通常的重分布层工艺流程. 来源: Chipbond

目前的晶圆级扇出封装,范围从5微米的线宽和间距(5-5微米),到2-2微米,更小的则正处于研发阶段。可是对于面板级扇出,封装厂会从10-10微米开始,一段时间以后再做5-5微米,以及做到更小。

为了分布好重分布层,封装厂使用两个基于光学的光刻系统——掩模对准曝光机(mask aligners)和步进重复投影曝光机(steppers)。掩模对准曝光机用来加工3-3微米以上,也许能在用在面板级加工上。

对于面板级封装,步进重复投影曝光机似乎是更为偏爱的方案,几年来,步进重复投影曝光机已经用于晶圆级扇出和其它封装类别中的微距(fine-pitch)应用。

“步进重复投影曝光机因为具备微距特征性能、高产能和可靠性,将会继续是优先的选择,”做光刻产品的Ultratech公司副总裁及总经理Rezwan Lateef说。

有了步进重复投影曝光机,工艺变得直截了当,芯片布局从文件格式转成光掩模(photomask)。作为布局模板的掩模,被放置到步进重复投影曝光机上。

步进重复投影曝光机通过镜头和掩模投射光,在晶圆的一小部分上形成图像,基板随后被动,然后再次成像,工艺不断重复。

对于封装而言,一些步进重复投影曝光机被配置为使用宽频的光源来形成三种不同的波长——g,h和i(436纳米,405纳米和365纳米)。“ghi” 步进重复投影曝光机用于2-2微米及以上的应用。

其它的步进重复投影曝光机只有365纳米的i光,i光的步进重复投影曝光机用于更先进的小于2-2微米的封装。

接着,一些步进重复投影曝光机在1:1或1倍的比例下生成图像,同时,减速的步进重复投影曝光机在2被,4被或5倍的比例下生成图像。

“所以什么才是面板级封装正确的打开方式?”关于i光对比ghi光,既然线宽/间距通常都在2微米以上,任何一种模式都可以被使用,”Lateef说。

实际的问题是光刻机供应商不能只是简单地把现有晶圆级封装的系统卖给面板级市场。反而是光刻供应商必须或多或少地开发新的或改装的工具给面板。

“既然我们说的是基板比300毫米晶圆要大的多,那么全部的系统都需要按比例放大,这包含了技术复杂的用于曝光工艺的晶圆工序,”他说,“这道工序也必须处理翘曲的问题,操作机(handler)大概会问题少一点,因为供应商通常都具备操作面板的能力。

一些供应商已经为面板开发出光刻机和其它工具,但是由于面板的技术还不成熟,这就给工具制造商带来一个尴尬的局面,这需要花费时间和金钱来开发新工具,但是令人迷茫的是,面板到底何时才能腾飞?

如果那还不够,加工面板级的基板也具备它自己的挑战。“依然还有各种光刻设备在发生变化,这取决于制造商,”他说,“例如,最近一次关于面板级封装制造商的调查显示,面板的尺寸可以从370×470毫米向600×600毫米变化,这涉及到大量的工艺变动。”

此外,光刻工具必须具备在更厚的膜上成像的能力,在工艺中,更厚的膜更倾向于位置上的变化。

另一个问题叫做芯片偏移(die shift)。在扇出中,芯片被嵌入到重做的晶圆上,但是有时候,芯片会随着流动而移动,造成芯片偏移的问题。“在我们看来,最大的挑战在于测量和芯片放置及偏移的校正,” Rudolph Technologies公司的光刻系统集团副总裁及总经理Rich Rogoff说,“材料的翘曲,有时候会超过10毫米,产出也同样是一个挑战。”

Rudolph和星科金鹏最近发表了一份论文称他们解决了面板工艺芯片偏移的问题,使用了Rudolph的步进重复投影曝光机,他们使用了一种叫做“mapping”的旧技术。

Mapping使用一种算法来测量相对于期望位置的实际芯片放置位置,该数据经过步进重复投影曝光机处理,使得系统可以对芯片偏移做必要的校正。

还有一些其他的考量,封装厂必须在选择给定的工具之前评估参数和成本。

例如,封装厂可以买来ghi的步进重复投影曝光机和/或只有i光的步进重复投影曝光机,i光的工具更为先进,但是他们也比ghi步进重复投影曝光机更昂贵。平均来说,步进重复投影曝光机的价格根据型号来说在200万美金到400万美金之间。

“i光步进重复投影曝光机不算太贵,”佳能工业产品部门,提供i光步进重复投影曝光机和其它设备的供应商,该部门市场经理Doug Shelton说,“i光的工具可以在生产中处理任何问题,对2um及以下则是唯一的解决方案。”

一般来说,但是,因为芯片偏移的问题,通过i光应该会使得产出减少,佳能开发出一种解决芯片偏移的方法。“我们的对方法是大量的校准样本,你可能会测量晶圆上每个芯片的多个位置,”Shelton说,“我们的对策是线下测量并进给,所以你一直可以根据进给量每小时传送晶圆。”

直写(direct-write)和蚀刻 (ablation)

除了步进重复投影曝光机,还有其它的选项,比如激光直接成像(laser direct imaging),激光直写是一种直写或是无掩模(maskless)的光刻,它直接不使用掩模在芯片上进行加工,因此削减了成本,激光直写工具花费在100万美金到200万美金之间。

激光直写原本用在PCB(plastic circuit board)行业, 但是在封装上却鲜有成功的经验,因为技术含量比步进重复投影曝光机低,其缺点是产出较少。“(激光直写)可以赢得一些市场份额,但是因为解决方案有限,它不能取代传统的光刻,至少暂时是这样,”Yole的Azémar说,“我们没有看到它取得多少百分点(市场份额上)。”

如今,奥宝科技(Orbotech)和迪恩士(Screen Semiconductor)是激光直写的工具供应商,据消息称,另一家公司,Deca,也开发了专利的激光直写技术。

激光直写是另一种解决芯片偏移的方法,例如,Deca公司一种被称为自适应构图(adaptive patterning)、包括了检测工具确定芯片的偏移的工艺。

数据被输入到设计工具中。根据Deca的一篇论文称,“最终,为每一个面板的设计文件被输入到设计数据光刻机中,在扇出堆积的工艺中使用设计数据来为每一片面板动态地使用一个定制的、自适应的构图。”

同时,迪恩士半导体最近发布了解决产出问题的激光直写系统,使用355纳米激光和四个成像头,该系统可实现5-5微米每小时70片面板的产出,2-2微米也可以被演示。

“(激光直写)可以和步进平台一较高下的,”迪恩士的前沿,热和计量系统部门的高级总经理Keith Horiguchi说,“我们的激光直写技术具有明显的优势,这是一种逐个芯片无掩模的工艺,芯片重新安排的时候的位置偏移可以被读取,而且曝光的数据会自动被校正。”

同时,一家叫做Suss的公司正在开发一种其它的叫做准分子激光蚀刻(excimer laser ablation)的光刻技术,蚀刻包括一步工艺中的材料去除。实际上,激光打击表面,破坏分子结构,工具直接蚀刻期望的下到2-2微米的线路版图。

Suss的工具利用248纳米和308纳米波长的准分子。“我们做成相同的光波,一种通常的光波尺寸是60毫米宽和2到3毫米高,我们可以通过掩模来扫描光波,这是一种步进及扫描系统。

蚀刻相对步进机有一些优势,步进机很快,但是工艺要求固化(curing)和抗蚀剂显影(resist development)的步骤,“准分子激光允许你直接蚀刻材料,所以没有固化和显影的步骤,” Arendt如是说。

Suss的工具主要为了在产品中制作通道,现在,该公司正在开发双嵌入式(dual damascene)的工艺,沟槽和通道可以实现一步蚀刻。

很显然,面板级封装是有挑战性的,而且该技术也不会在一夜之间改变整体的封装格局。“面板就在眼前,” Arendt说,“但是许多谈及面板的玩家并没有经验,而且低估了这些挑战。”

原文链接:semiengineering.com/lit

今天是《半导体行业观察》为您分享的第1451期内容,欢迎关注。

Reading

推荐阅读(点击文章标题,直接阅读)

半导体史上最强双十一!55nm MPW最低1万美金

iPhone X首拆:难以想象的复杂

从SMIC的发展,探讨中国集成电路制造的未来

关注微信公众号 半导体行业观察,后台回复关键词获取更多内容

回复 科普,看更多半导体行业科普类的文章

回复 DRAM,看更多DRAM的文章

回复 光刻,看更多光刻技术相关的文章

回复 三星,看更多与三星公司相关的文章

回复 全面屏,看更多全面屏相关的文章

回复 双摄,看更多关于手机双摄像头的文章

回复 毫米波,看更多与毫米波相关的文章

回复 IPO,看更多与半导体企业IPO相关的文章

回复 展会,看《2017最新半导体展会会议日历》

回复 投稿,看《如何成为“半导体行业观察”的一员 》

回复 搜索,还能轻松找到其他你感兴趣的文章!